Per risolvere la limitazione dei tradizionali controller asincroni LED che possono visualizzare lo schermo solo come un'area completa, questo documento propone uno schema di progettazione basato su un processore ARM a 32-bit ad alte-prestazioni o un processore soft-core Nios II e un sistema operativo-in tempo reale (come μC/OS-II). Questo schema utilizza un efficiente algoritmo di pianificazione delle attività per ottenere la visualizzazione arbitraria di più finestre su un unico schermo. Il software del sistema di controllo è progettato in base al sistema operativo in tempo reale μC/OS-II, utilizzando il suo efficiente algoritmo di pianificazione delle attività per pianificare ciascuna attività, con la visualizzazione di ciascuna finestra gestita da una singola attività.
Per quanto riguarda l'organizzazione e l'archiviazione dei dati, per uno schermo a due-colori, otto pixel orizzontali consecutivi sono raggruppati in un'unica parola per l'archiviazione, con i dati rossi e verdi che occupano ciascuno un byte. Per uno schermo a colori-intero, ogni pixel include tre colori primari: rosso, verde e blu, ciascuno con 256 livelli di scala di grigi. I livelli di scala di grigio di ciascun pixel sono codificati utilizzando 8 bit di dati, richiedendo quindi 3 byte di spazio di archiviazione per pixel. I dati corrispondenti ai tre colori (rosso, verde e blu) possono essere memorizzati separatamente per un funzionamento più semplice. La scala di grigi del display LED viene implementata utilizzando la scansione ponderata, che richiede la separazione dei bit dei dati di colore. I bit con lo stesso peso vengono quindi ricombinati e il modulo di controllo della scansione controlla l'accensione dei LED secondo una sequenza temporale specifica. Il controller asincrono è costituito principalmente da un modulo di comunicazione, un modulo di elaborazione dati e un modulo di controllo della scansione nel suo hardware. Il modulo di comunicazione include un modulo Ethernet e un modulo di comunicazione seriale, che supporta la comunicazione RS232, RS485 e Ethernet industriale. Il modulo di elaborazione dati comprende una CPU soft-core MCU o Nios II, memoria cache (come SRAM o SDRAM) e memoria Flash per archiviare dati di informazioni a matrice di punti. Il modulo di controllo della scansione è costituito da un CPLD o da un core IP PWM definito dall'utente e da una memoria di visualizzazione (SRAM).
